

AULA:

1. Progetto Sistema Digitale

27

In figura è mostrato un schema di principio, non completo, di un modulo digitale per il calcolo del prodotto scalare di due vettori di 8 componenti ciascuno:

$$RES = \sum_{i=1}^8 X_i Y_i$$

I Vettori **X** e **Y** sono memorizzati nella memoria **RAM**, rispettivamente a partire dalla locazione 0000₍₂₎ e 1000₍₂₎. Il modulo, sulla base di una transizione 0->1 di un segnale di ingresso **START**, esegue il conto prelevando opportunamente i dati dalla memoria, e genera un segnale **READY** quando il risultato è disponibile in uscita al registro **REGOUT**. **ADDR-** è il bus degli indirizzi, a 4 bit, **DATA-** il bus dati, a 16 bit, **R-/W-** sono rispettivamente i segnali di controllo per la lettura e scrittura, **CS** è il segnale di selezione della RAM.



Si richiede:

1. Di specificare TUTTI i collegamenti tra la MSF ed i componenti, specificando eventuali segnali e/o componenti che potrebbero essere necessari e che non sono riportati (ad esempio non sono riportati i segnali di controllo dei registri).
2. Il diagramma ASM della macchina a stati.
3. Il codice VHDL della MSF e dei registri (entità e relativa architettura).
4. il codice VHDL, attraverso una visione STRUTTURALE, della TOP-LEVEL-ENTITY, ovvero dell'intero dispositivo, supponendo di disporre in libreria di un modulo **RAM()**, di un modulo moltiplicatore **MULT()**, che riceve due segnali a 16 bit e genera un segnale a 32 bit, e di un sommatore **SUM()**, che riceve due segnali a 32 bit e genera un segnale a 32 bit con carry.
5. Il diagramma temporale, dei segnali significativi, che mostra il comportamento del dispositivo.

NOTE:

- Supporre che il ritardo della memoria per la lettura e la scrittura sia trascurabile rispetto al periodo di clock.
- Gli indirizzi devono essere mantenuti validi sul bus degli indirizzi per tutta la durata del ciclo di lettura

AULA:



AULA:

